SK海力士推动HBM4封装手艺刷新 验证阶段或提拔DRAM机能减少差距

据科技行业媒体ZDnet披露，SK海力士近期正集中资源研发新一代HBM4内存的封装技术，通过优化物理结构参数提升产品综合性能。这项技术革新聚焦于两个关键维度：在保持芯片整体尺寸不变的前提下，通过特殊工艺增加单个DRAM芯片的厚度；同时采用更精密的堆叠技术压缩相邻DRAM层之间的间隙，从而提升信号传输效率与散热性能。

目前该技术方案已进入工程验证阶段，研发团队正在测试不同厚度参数与层间距组合对内存带宽、延迟及稳定性的影响。据内部人士透露，通过调整DRAM芯片的物理形态，可有效改善堆叠结构中的信号完整性，这对突破现有HBM内存的性能瓶颈具有战略意义。

财联社从产业链获得的消息显示，这项技术若能通过量产验证，将显著缩小不同厂商HBM4产品在DRAM核心性能上的差异。特别是在高算力场景下，优化后的堆叠结构可提升内存子系统的能效比，为人工智能训练、超算等应用提供更稳定的性能支撑。当前全球主要存储厂商均在加速HBM4技术布局，物理结构创新已成为竞争焦点之一。